SoC测试的发展趋势及挑战 何能有效进行SoC芯片的测试工作,是学术界、产业界与各个研究单位都在努力解决的问题。目前有一种方法,叫做内置自检（BIST, Build-In Self Test）。运用这种测试方法时,在芯片的设计阶段,就必须把自检测试的原理考虑进去,在制造芯片的电路中也必须要加
基于8个网页-相关网页
Build in Self Test 内建自测试法 ; 自测试
build-in-self-test 内建自我测试 ; 测试
Build-In-Self-Test for Software 软件内建自测试
logic build in self test 逻辑内建自测试
Build-in self-test 内建自测试
伪内建自测试方法（PBIST）是在扫描阵列的基础上提出来的对测试时间和测试数据量进行优化的辅助方法。
参考来源 - 基于SOC架构的可测性设计方法学研究·2,447,543篇论文数据，部分数据来源于NoteExpress
Moreover, a scan test circuit was proposed. This circuit can implement scan test and high speed build in self test (BIST) for IP core chip tests.
另外，本文还针对IP核投片测试提出一种扫描测试电路结构，能够实现测试芯片的扫描测试和高速内建自测试(BIST)。
Based on the research of primary DFT method and the structure characteristic of designed CPU, the article combines the boundary scan and Build-In Self-Test based on BILBO to test.
本文在对目前主要的可测性设计方法进行研究的基础上，根据所设计CPU的结构特点，采用了边界扫描技术和基于BILBO的内建自测试技术结合的可测性设计方案。
As a new method of design for testability build-in self-test can prominently improve the testability of the circuits.
内建自测试作为一种新的可测性设计方法，能显著提高电路的可测性。
应用推荐