数字时钟管理DCM 1.4 FPGA常见技术 数字时钟管理模块（DCM，Digital Clock Manager）是基于Xilinx的其他系列器件 所采用的数字延迟锁相环（DLL，Delay Locked Loop...
基于20个网页-相关网页
...钟频率范围可用分析 时钟频率范围可用分析 时钟频率范围可用分析 时钟频率范围可用分析 利用数字时钟管理(Digital Clock Manager, DCM)可以设 计得到所需频率： F out =F in ×M/D 其中，M 和 D 分别为乘、除系数因子；...
基于10个网页-相关网页
数字时钟管理器(Digital Clock Manager, DCM)是较高级FPGA产品中集成的专门用于时钟综合、消除时钟偏移和进行时钟相位调整的固件资源，利用DCM完成时钟倍频、分频、相移...
基于8个网页-相关网页
Base Digital Clock Manager Circuit 基本数字时钟管理电路
以上来源于: WordNet
应用推荐