中英▼
go top

Hardware description and verification language

  • 硬件描述和验证语言

网络释义

  硬件描述和验证语言

...5SystemVerilog SystemVerilog是业界新兴的工程语言：硬件描述和验证语言（Hardware Description and Verification Language，HDVL）；这个统一的语言使得工程师可以建模大型复杂的设计并且验证这些设计的功能是否正确。

基于2个网页-相关网页

$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定
小调查
请问您想要如何调整此模块？

感谢您的反馈，我们会尽快进行适当修改！
进来说说原因吧 确定