√指令预取中止（Prefetch Abort）：处理器预取指令的地址不存在，或该地址不允许当前指令访问，产生指令预取中止异常；
基于58个网页-相关网页
4）指令预取终止（Prefetch Abort）：若处理惩罚器预取指令的地点不存在，或该地点不允许当前指令访问，存储器会向处理惩罚器发出终止信号，但当预取的指令被执行时...
基于32个网页-相关网页
ARM支持7种异样：复位（reset）、未定义指令（Undefined instructions）、软间断(SWI),预取址中止（Prefetch Abort）、数据终止（DataAbout）、间断（IRQ）和快速间断（FIQ）。
基于28个网页-相关网页