总线时序

短语

1
微处理器的一般结构：寄存器组，寄存器管理，总线时序，工作模式以及类型提供配置。
The general composition of microprocessor: register group, register management, bus line sequential, working mode and type offer configuration.
2
采用STD总线和模块式结构，以时序鉴别法选线技术，准确定位故障线路，并发出语音报警、灯光及数字显示。
The paper adopts STD bus and modular structure and uses sequence identification wire selection technique to correctly locate the fault lines and indicate with language alarm, light and digitals.
3
CMOS敏感器不是I2C总线电路，因此同arm连接必须有驱动电路(时序逻辑电路)。
When it connects to ARM, driving circuits (sequential logical circuits) is necessary because CMOS star sensor doesn't belong to I2C bus circuits.

总线时序
总线时序所谓总线时序，即CPU通过总线进行操作（读/写、释放总线、中断响应）时，总线上各信号之间在时间顺序上的配合关系，它是同CPU的操作功能有关的。微处理器所完成的操作可分为如下几种： 1.系统复位和启动操作 2.最小方式下的总线读时序 3.最小方式下的总线写时序 4.最小方式下的总线保持 5. 外部中断响应时序 6.最大方式下的总线读时序 7.最大方式下的总线写时序 8.最大方式下的总线请求/允许时序

点击反馈