时钟域

时钟域

简明

1
clock domain
时钟域：在数字电路设计中，时钟域是指由单个时钟信号控制的寄存器和逻辑门的集合。时钟域之间的信号传递需要经过特殊的同步电路，以避免时序问题。

网络释义

1
clock domain
... 同步(synchronize) 时钟域(clock domain) 时钟沿(clock edge) ...

短语

1
跨时钟域问题
Clock Domain Crossing
2
异步时钟域
asynchronous clock domain
3
跨时钟域
cross clock domain ; Clock Domain Crossing

查看更多

双语例句

1
非常精典的异步时钟域设计文章。
Asynchronous Clock Designs ; Clifford E. Cummings.
2
带两个或更多时钟域的系统是测试过程变复杂。
Systems with two or more clock domains complicate the testing process.
3
多时钟域设计的一个难题是如何避免亚稳态的产生。
An important problem in multi-clock domain design is how to avoid metastability.

查看更多

点击反馈