...文 关键词: cpld;单片机;总线接口;verilog硬件描述语言 [gap=889]keywords: cpld;single chip microcomputer;bus interface;veriloghdl ...
基于831个网页-相关网页
控制逻辑电路(Control Logic Circuit).汇流排介面(Bus Interface):提供与外部记忆体及实体世界之联系沟通管道,如PCI汇流排,AGP绘图汇流排,USB,IEEE1394等.
基于104个网页-相关网页
Bus Interface Unit 总线接口单元 ; 总线接口部件 ; 总线界面单元 ; 总线接口装置
bus interface circuit [计] 总线接口电路
bus interface module 总线接口模块 ; 总线接口模件
bus interface logic 总线接口逻辑
system bus interface 系统总线接口
local memory bus interface 本地存储器总线接口 ; 区域内存总线接口
External Bus Interface 外部总线接口 ; 拥有外部汇流排界面
Data Bus Interface 数据总线接口
The design of the bus interface and bus protocol of the communication architecture was detailed then.
论文随后具体地介绍了总线接口的软硬件设计方法及总线协议的设计。
参考来源 - 基于FPGA的控制系统高效通信架构的设计与实现In chapter 5, discussing the technology of PCI bus interface device driver and application program.
第五章讨论了PCI总线接口技术及设备驱动程序和应用程序设计。
参考来源 - 中频数字接收机设计与实现·2,447,543篇论文数据,部分数据来源于NoteExpress
应用推荐