Slope-Rising Edge 上升边沿斜率 ; 斜率规则 ; 上升沿时间规则 ; 沿斜率
Flight Time-Rising Edge 飞升时间的上升边沿 ; 上升飞行时间规则 ; 延迟时间
Undershoot-Rising Edge 信号下冲的上升边沿 ; 正下冲超调量限制规则
overshoot-rising edge 信号过冲的上升边沿 ; 上升沿过冲规则 ; 过冲上升沿参数
pulse rising edge 脉冲上升边
Undershooting-Rising Edge 下冲上升沿
rising-edge pile-up 前沿堆积
Meanwhile,it proposes that using an electronic switch to transfer two channels to generate square signal with fast rising edge and fall edge.
针对理想方波信号包含无穷频率分量、可用于动态特性测试的特点,提出了采用单刀双掷电子开关切换两路电平生成方波信号的实现方法,具有上升沿和下降沿速度快的优点。
参考来源 - 基于FPGA和AD768的高精度多路信号源设计Because the width of the rising edge of each input pulse is 30 to 100ns, in order to gain the entire pulse signal, higer sampling speed is needed.250MHz was chosen as sampling speed.
由于输入脉冲信号的上升沿宽度为30～100ns，因此为了得到完整的脉冲信号，需要较高的采样频率，我们选用250MHz采样频率。
参考来源 - 高速数据采集系统设计和CPCI接口研究·2,447,543篇论文数据，部分数据来源于NoteExpress
If a mark is to be transmitted, the output goes high after the rising edge of the clock.
如果一个标志是要传输时，输出变为高电平后，在时钟的上升沿。
Data is read serially by the Driver IC on the input CLK rising edge once the STB input line goes low.
数据读取连续的驱动ic的输入时钟的上升沿一旦机顶盒输入线变低。
Phase Jitter: refers to the deviation of the FBKCLK rising edge to the REFCLK rising edge with respect to the average offset in a random sample of cycles.
相位抖动：指的是反馈时钟和参考时钟之间上升沿差异与多次随机采样的平均偏移之间的差。
应用推荐