工艺流程图(Process Flow Diagram) 鉴频鉴相器(Phase Frequency Detector) 图像的显示过程即为在电子束扫描过程中，在计算机中不需要安装驱动程序，将地址与图像的像素依次对应，鉴频鉴相器( PFD )：。 .
基于2056个网页-相关网页
因为锁相环和锁定侦测器输入2个相位、时钟频率会不一致，在经过相位频率侦测器(Phase Frequency Detector)之后会产生脉冲宽度(pulse width)不一的输出信号，而且连接在其后的数字电路就是依据这个输出信号来运作，脉冲宽度一旦低于数字电...
基于48个网页-相关网页
...器(R counter latch),功能锁存器(function latch),A,B记数锁存器(A,B counter latch),相位频率检波器(phase frequency detector),环路检波器(loop detector),充电泵(charge pump),电流设置1电路(current setting 1),电流设置2电路(current setting 2),前置分频...
基于22个网页-相关网页
而其内部集成的可编程快锁充电泵（charge pump）和鉴频器（phase frequency detector）使其非常适合于高速DDS和锁相环结合应用的场合；同时，它还提供有模拟混频器，可适用DDS、PLL和混频器相结合的应用场合。
基于12个网页-相关网页
phase frequency detector pfd 鉴频鉴相器
phase-frequency detector pfd 鉴频鉴相器
digital phase-frequency detector 数字鉴频鉴相器
dual-slope phase frequency detector 双斜鉴频鉴相器
edge-trigger phase and frequency detector 边缘触发相位及频率检测器
It consists of several sub circuits: PFD (Phase Frequency Detector), CP (Charge Pump), LP (Loop Filter), VCO (Voltage Control Oscillator) and some auxiliary circuits.
它主要包括鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LF)、压控振荡器(VCO)和一些辅助功能电路。
参考来源 - CMOS锁相环时钟发生器的设计与研究The circuit using standard CMOS CPPLL structure, including Phase Frequency Detector(PFD), Charge Pump(CP), Low Pass Filter(LPF), Voltage Controlled Oscillator(VCO) and Frequency Divider(Divider) five modules.
电路采用标准的CMOS电荷泵锁相环结构,包括鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)和分频器(Divider)五个模块。
参考来源 - 微机械陀螺中锁相环电路设计·2,447,543篇论文数据，部分数据来源于NoteExpress
以上来源于: WordNet
Therefore, it would be desirable to provide a phase frequency detector that has a controllable minimum pulse width.
因此，需要提供具有可控制最小脉冲宽度的相位频率检测器。
According to some embodiments of the present invention, a phase frequency detector includes a temperature sensing circuit.
依照本发明的某些实施例，相位频率检测器包括温度感测电路。
A phase frequency detector compares a reference clock signal to a feedback clock signal to generate pulses in one or more output signals.
相位频率检测器比较基准时钟信号和反馈时钟信号从而在一个或更多个输出信号中生成脉冲。
应用推荐