时序收敛（timing closure）是这个阶段的最重要里程碑，也就是让电路实作符合组件规格所要求的工作速度，通常这需要工程师重新合成电路或手动调整逻辑闸和信...
基于2343个网页-相关网页
...随着制造工艺的不断提高，布线延迟时间在整个延迟时间中所占的比例提高以后，逻辑合成后即便已经完成时序闭合（Timing Closure），在配置完成后仍有可能产生时序破坏的情况。
基于28个网页-相关网页
如果设计人员对此相倚性不闻不问，他们就会为实现定时闭合(Timing Closure)而浪费数月宝贵的开发时间。通过对造成前端和后端设计割裂的影响力的研究，可以对此有更好的理解并采取更好的补救措施。
基于16个网页-相关网页
In the area of physical implementation, many new issues such as timing closure emerged due to the scaling down of feature size.
在芯片的物理实现领域，由于特征尺寸的变小，物理实现遇到了以时序收敛为代表的很多全新的问题。
参考来源 - 超深亚微米SOC设计IP硬核建模及物理实现关键技术·2,447,543篇论文数据，部分数据来源于NoteExpress
以上来源于: WordNet
And the clock tree synthesis is the most critical factor in timing closure.
本论文对时钟树综合中的几个最关键问题进行深入研究。
A new method for layout design based on region constraints was presented to resolve the timing closure problem of physical design in deep sub-micron technology.
针对深亚微米工艺下版图设计中存在的时序收敛问题，提出了一种区域约束的版图设计方法。
应用推荐