clock cycle time 周期时间 ; 时钟周期
clock cycle start 时钟周期起始
Baud clock cycle 波特时钟周期
Every Clock Cycle 每个时钟周期
clock cycle per instruction 指令执行的时钟周期数
Instructions Per Clock cycle 指令数目
CLK Clock Cycle 时钟周期
half clock cycle 半时钟周期
single-clock-cycle 单时钟周期
The data in SAM will be read out during the hind half of the clock cycle.
后半个时钟周期则是对SAM中的数据进行读取。
参考来源 - CMOS数字图像传感器的设计·2,447,543篇论文数据，部分数据来源于NoteExpress
Accesses to local store memory can be predicted down to the clock cycle.
对本地存储内存的访问的预测可以精确到时钟周期级别上。
Stall -- A clock cycle where the processor does not begin a new instruction.
暂停（Stall） —— 处理器不开始执行新指令处的时钟周期。
Its first design was very simple and all instructions were completed in one clock cycle.
它的第一个设计非常简单，所有指令都在一个时钟周期内完成。
应用推荐