go top

pll-phase locked loop

网络释义

  锁相环

章绪论锁相环(PLL-Phase locked loop)是模拟及数模混合电路中的基本模块,是一个能够跟踪输入信号相位和频率,并输出锁定相位,低抖动的系统。

基于40个网页-相关网页

短语

pll phase locked loop 锁相回路

Phase Locked Loop PLL 锁相环

phase-locked-loop pll 锁相环

有道翻译

pll-phase locked loop

锁相环

以上为机器翻译结果,长、整句建议使用 人工翻译 。

双语例句

  • Now the full integrated PLL (phase locked loop) chip is used widely in radio frequency circuit.

    全集成锁相环芯片目前在射频电路中应用很广泛。

    youdao

  • The phase jitter of output signal of the PLL( phase locked loop) frequency doubler is analyzed.

    定量分析了数字式锁相倍频器输出信号的相位抖动。

    youdao

  • It also give an improved method for PLL (phase locked loop) to extract coherent carrier.

    本文还对相干载波提取中的锁相环提出了一种改进方法。

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定