go top

pll-phase locked loop

网络释义

  锁相环

章绪论锁相环(PLL-Phase locked loop)是模拟及数模混合电路中的基本模块,是一个能够跟踪输入信号相位和频率,并输出锁定相位,低抖动的系统。

基于40个网页-相关网页

短语

pll phase locked loop 锁相回路

Phase Locked Loop PLL 锁相环

phase-locked-loop pll 锁相环

有道翻译

pll-phase locked loop

锁相环

以上为机器翻译结果,长、整句建议使用 人工翻译 。

双语例句

  • This paper introduces the theory of the phase-locked loop (PLL) and the direct digital synthesis (DDS), a method to improve the precision of DDS and reduce its phase truncation error is also given.

    介绍了锁相环(PLL)技术和直接数字式频率合成(DDS)技术的基本工作原理,给出了一种提高DDS输出频率精度及减小其相位截断误差的方法。

    youdao

  • The design and implementation of quadrature waveform generator are described based on the AT89C52, phase-locked loop(PLL) and switched-capacitor filter(SCF).

    描述了基于AT89C52单片机、锁相环和开关电容滤波器的正交信号发生器的设计和实现方法。

    youdao

  • Phase-locked loop (PLL) has been applied in many fields.

    锁相环在很多领域都得到了广泛应用。

    youdao

更多双语例句
$firstVoiceSent
- 来自原声例句
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定
小调查
请问您想要如何调整此模块?

感谢您的反馈,我们会尽快进行适当修改!
进来说说原因吧 确定